d触发器的置位与复位
74ls74引脚接法？
74ls74引脚接法？
112是2JK触发器，第一引脚是第一个触发器的时钟脉冲CP1，2脚是K1,3脚是J1，4脚是置位端，低电平有效（即4脚为低时输出位高），5脚为Q1,6脚为Q1，7脚为第二个触发器的反输出Q2，8脚接地，9脚为Q2,10脚为第二个出发器的置位端，11为J2,12为K2，13为第二个触发器的时钟脉冲CP2，14为第二个触发器的复位端低电平有效（即14脚为低时输出位低），15为第一个触发器的复位的，16为电源VCC。 74为2个D触发器，1脚为第一个触发器的复位端低电平有效，2脚为D1，3脚为第一个触发器的时钟CP1,4脚为第一个触发器的置位端低电平有效，5脚为Q1，6脚为Q1，7脚接地GND,8脚为Q2，9脚为Q2，10脚为第二个触发器的置位端低电平有效，11脚为第二个触发器的时钟CP2,12脚为D2，13脚第二个触发器的复位端低电平有效，14脚为电源VCC。注意在实际使用是两个芯片的置位和复位端都要接高电平。
rs 触发器？
复位/置位触发器(R、S分别是英文复位，置位的缩写)也叫做基本R-S触发器，是最简单的一种触发器，是构成各种复杂触发器的基础
它具有两个稳定状态，分别为1和0，称双稳态触发器。如果没有外加触发信号作用，它将保持原有状态不变，触发器具有记忆作用。在外加触发信号作用下，触发器输出状态才可能发生变化，输出状态直接受输入信号的控制
D锁存器如何锁存？
锁存器就是把单片机的输出的数据先存起来,可以让单片机继续做其它事.. 比如74HC373是一种CMOS电路8D锁存器 74LS373是一种TTL电路8D锁存器 74LS74是一种TTL带置位复位正触发双D触发器 它的LE为高的时候,数据就可以通过它.当为低时,它的输出端就会被锁定,即为刚才通过的数据,这样,就可以保持这个状态.D锁存器锁存器对时钟脉冲电平（持续时间）敏感，在一持续电平期间都运作。
d触发器初始状态为什么是零？
初始状态一般为零,不过,严格讲,应该在开始关注输出状态之前,通过置位或复位操作或正常的装载操作,将输出确定为需要的电平.
如果一开始就关注,应该利用上电复位电路进行置位或复位.
单稳态触发器只有一个稳定状态，一个暂稳态。在外加脉冲的作用下，单稳态触发器可以从一个稳定状态翻转到一个暂稳态。由于电路中RC延时环节的作用，该暂态维持一段时间又回到原来的稳态，暂稳态维持的时间取决于RC的参数值。